Verso meno pin

[re-voodoo]

Nei moderni PC le prestazioni sono date fondamentalmente dalla velocità con cui i dati vengono elaborati e dalla velocità con cui vengono trasferiti; in particolare spesso questo secondo fattore è stato un aspetto limitante delle architetture, limitando di conseguenza la velocità di esecuzione. Così nel tempo si sono sviluppate tecnologie volte ad aumentare la velocità di collegamento tra i vari componenti; per parecchio tempo questi miglioramenti non sono consistiti in altro che in un aumento dei canali di collegamento tra i componenti, sviluppando così interfacce parallele, dove i dati viaggiano contemporaneamente su più canali.

Con il tempo poi sono arrivati anche altri miglioramenti più sostanziali, come la tecnologia DDR che permette di trasferire due bit per ogni ciclo di clock; contemporaneamente è continuata la "corsa al parallelismo", utilizzando sempre più canali. Ora però siamo arrivati ad un punto in cui i canali (che fisicamente corrispondono alle piste di materiale conduttivo che collegano i vari componenti) sono diventati troppi per le attuali tecnologie di produzione e l'architettura parallela non è più adatta agli ambienti moderni.

Per aumentare la quantità di informazioni trasferite in una certa unità di tempo con un'architettura parallela o si aumenta il numero dei canali (e quindi le piste) o si aumenta la frequenza; aumentando le piste aumenta la complessità del design e di conseguenza i costi di produzione; aumentando la frequenza aumentano le interferenze e lo "skew" (in un'interfaccia parallela i dati devono arrivare insieme, se c'è un ritardo questo è detto skew), e quindi bisogna utilizzare circuiti più fini (e costosi).

Così quindi si è pensato di ricorrere alle interfacce seriali, che, inviando i dati non in parallelo su canali diversi ma uno dopo l'altro su un solo canale, possono funzionare a frequenze elevatissime e con un numero basso di canali evitando problemi di skew o interferenze e fornendo prestazioni ottime. Grazie all'utilizzo sempre più massiccio delle interfacce seriali sarà possibile ridurre la complessità dei circuiti pur senza compromettere le prestazioni. Ed è esattamente in questa direzione che il mercato si sta muovendo, basti pensare all'interfaccia Serial-ATA per gli hard-disk, oppure al bus PCI Express.

In futuro quindi bisognerà valutare la "bontà" di un bus di collegamento non in base all'ampiezza di banda massima, ma in base alla quantità di dati trasferibili su un singolo pin; quanto maggiore sarà questo valore, tanto più vantaggiosa sarà la soluzione in sé. Su bus a ridotto numero di piste (non necessariamente seriali) gli unici fattori su cui si può intervenire per migliorare le prestazioni sono la frequenza di clock ed il numero di bit trasferibili per ciclo di clock.

Le moderne tecnologie di produzione ed i segnali a basso voltaggio permetteranno di salire facilmente in frequenza, mentre i continui investimenti in ricerca e sviluppo permetteranno di aumentare il numero di bit trasferibili per ciclo di clock (basti pensare al bus QDR dei processori Pentium4 che trasferisce 4 bit di dati per ciclo di clock).

Uno dei campi in cui questa filosofia di progettazione può trovare più applicazioni è quello delle schede grafiche, infatti ormai è iniziata la transizione verso bus con un gran numero di canali per la memoria (basti pensare al bus da 256-bit DDR del Radeon 9700), ed un'ulteriore aumento di questi comporterebbe enormi difficoltà e costi di produzione. Per questo motivo ci si sta dando da fare per non superare i 256 canali, si sta lavorando per trasferire più dati su ognuno di questi canali.

Tra le prime aziende ad attivarsi troviamo ATi, che insieme ai maggiori produttori di memorie (Micron, Infineon, Elpida) ha elaborato un nuovo standard per memorie DDR: il GDDR3, che va oltre le specifiche DDR-II ratificate dal JEDEC. Lo standard GDDR3 permetterà la creazione di chip di memoria in grado di funzionare a frequenze comprese tra 500 ed 800MHz in modalità DDR; in questo modo ogni canale sarà in grado di trasferire rispettivamente 1000 e 1600Megabit di dati al secondo. I primi chip GDDR3 arriveranno durante il 2003 ed ATi prevede di utilizzarli con bus da 256-bit (sul successore dell'R300?); in questa configurazione (con memorie GDDR3 da 800MHz) sarà possibile ottenere un'ampiezza di banda di ben 51,2GB/s (le schede attuali con Radeon 9700 Pro mettono a disposizione una banda di circa 20GB/s).

Siamo quindi in un momento importantissimo nel settore dell'informatica, in cui le tecnologie utilizzate finora iniziano a mostrare i propri limiti e si inizia a preparare l'infrastruttura per le nuove tecnologie. E' iniziata la transizione verso bus seriali (basti pensare al successore del bus AGP 8x che dovrebbe essere di tipo seriale) e con un numero contenuto di canali (GDDR3); nel giro di pochi anni avremo PC ancora più veloci ed economici, nel frattempo... godiamoci quelli attuali!