Uhm Faa 2x ?!?!?!

[PredatorXP]

E con un chipset Bx440 di intel?

[repne scasb]

E con un chipset Bx440 di intel?

In questo caso non esiste alcun limite (se non il limite massimo dell'indirizzamento a 32bit ossia 4Gb), in quanto la cache di secondo livello, in questo caso (ed in tutti i casi di CPU>=(Pentium_2 OR Athlon)), e' una parte piu' o meno integrante (SLOT-1,Socket 370), della CPU e quindi non e' gestita dal chipset come nelle piastre madri SuperSocket7 o inferiori.

P.S. Mi scuso per la trattazione veramente elementare ma la vastita' dell'argomento necessiterebbe di tempi e spazi di cui non dispongo, attualmete. Sono comunque disponibile ad una trattazione piu' approfondita riguardo i meccanismi (teorici e pratici), di funzionamento delle tecnologie di caching, se ci dovesse essere un alta richiesta da parte del forum.

[DEVIL]

Se mi indichi il chipset della tua mainboard ti posso indicare dove reperire il datasheet per verificare quanto da me detto

ALI Aladdin V

[PredatorXP]

Il limite nel mio caso è della mobo, che nn supera i 3 moduli da 128 mb

[PredatorXP]

Cmq posso mettere 128 x 3 mb ram, usandone 256 mb come ram e 128 come HD virtuale dove mettere il file di swap?

[repne scasb]

ALI Aladdin V

Purtroppo i Datasheet ALI sono soggetti a NDA. A questo indirizzo puoi richiedere il tuo datasheet: http://210.63.71.156/app/csd/webuser.nsf/DTSRF?OpenForm.

Comunque ecco una approfondita analisi di tutte le possibili combinazioni del tuo chipset:

Ali Aladdin V,V+
1a) L2=256Kb,cache 64Mb: TAG interno disabilitato. Utilizzo interno di 8Kx2 MESI ed esterno 8Kx8 TAG. Gestisce 8 Tag bit
1b) L2=256Kb,cache 256Mb: TAG interno disabilitato. Utilizzo interno 8Kx2 MESI e esterno 8Kx10 TAG (o due 8Kx8 chips, usando solo i primi due Tag bit del secondo chip) lasciando 10 bit per Tag
1c) L2=512Kb,cache 128Mb: TAG interno disabilitato. Utilizzo interno 16Kx2 MESI ed esterno 16Kx8 TAG. Gestisce 8 Tag bit
1d) L2=512Kb,cache 512Mb: TAG interno disabilitato. Utilizzo interno 16Kx2 MESI ed esterno 16Kx10 TAG (o due 16Kx8 chip, usando solo i primi due Tag bit del secondo chip) lasciando 10 bit per Tag
1e) L2=1Mb,cache 128Mb: TAG interno disabilitato. Utilizzo interno 32Kx1 MESI utilizzato come dirty bit. Un bit [7] e' sottratto dal Tag chip esterno 32Kx8 per essere utilizzato come invalid bit, lasciando 7 bits per Tag.
1f) L2=1Mb,cache 512Mb: TAG interno disabilitato. Utilizzo interno 32Kx1 MESI usato come dirty bit. Un bit [9] e' sottratto dal chip Tag esterno 32Kx10 (o due 32Kx8 chip, usano solo i primi due Tag bit del secondo chip) per essere utilizzato come invalid bit, lasciando 9 bits per Tag.

I casi effettivamente sviluppati sono 1c e 1e

[repne scasb]

Postilla per DEVIL:

Nel caso la tua main-board fosse una Microstar MS-5169 con PCB revision 3.0 o superiore, potresti avere un implemetazione esotica del supporto per la cache L2. Ossia potresti avere un caching di 512Mb.

Cosa devi fare per verificare tale evenienza:

1) Scaricati il seguente file: ftp://ftp.heise.de/pub/ct/ctsi/ctcm17a.zip
2) Scompattalo in una directory temporanea
3) Esegui in DOS puro (non la shell di Windows) l'eseguibile CTCM.EXE
4) Verifica l'otuput a video che otterrai, e concentrati sulla riga: L2 cacheable area.

Mi piacerebbe se mi comunicassi il risultato leggibile nella riga: L2 cacheable area.

[DEVIL]

La mia mobo è una MSI MS-5169.
Visto che stai mostrando interessamento al riguardo,domani installerò il 98 e ti farò sapere.Ti ringrazio di cuore.